(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許出願公告番号

特公平7-95829

(24) (44)公告日 平成7年(1995)10月11日

 (51) Int.Cl.⁶
 識別記号
 庁内整理番号
 F I
 技術表示箇所

 H 0 4 N
 5/335
 P

 H 0 1 L
 27/148

 H 0 4 N
 1/028

 7376-4M
 H 0 1 L
 27/14
 B

請求項の数2(全 8 頁) **特顧昭63-279105** (71)出顧入 999999999 (21)出願番号 株式会社東芝 (22)出顧日 昭和63年(1988)11月4日 神奈川県川崎市幸区堀川町72番地 (72)発明者 後藤 浩成 (65)公開番号 特開平2-131681 神奈川県川崎市幸区堀川町72番地 株式会 (43)公開日 平成2年(1990)5月21日 社東芝堀川町工場内 (31) 優先権主張番号 特顧昭63-186366 (74)代理人 弁理士 佐藤 一雄 (外3名) (32)優先日 昭63(1988)7月26日 (33)優先権主張国 日本 (JP) 審査官 関谷 隆一 (56)参考文献 特開 昭59-140766 (JP. A) 昭63-64469 (JP, A)

(54) 【発明の名称】 固体撮像装置

【特許請求の範囲】

【請求項1】入射光量に応じた信号電荷を発生する複数の感光画素と、外部から入力されるパルスに基づいて所定の制御パルスを発生するシフトレジスタと、前記複数の感光画素の各々に対応して設けられる複数の電荷電圧変換手段と、前記複数の電荷電圧変換手段の出力を統合して外部に出力する共通出力ラインとを半導体基板上に集積化してなり、

前記電荷電圧変換手段は、対応する感光画素が発生した 信号電荷を蓄積する電荷蓄積部と、

外部から入力されるパルスおよび前記シフトレジスタから送出される制御パルスに基づいてリセットパルスを生成するリセットパルス生成手段と、

前記電荷蓄積部に隣接して設けられ、前記リセットパル ス生成手段から送出されるリセットパルスに基づいてゲ ートを開閉するリセットゲートと、

前記リセットゲートが開いたとき前記電荷蓄積部を所定 の電位に設定するリセットドレインと、

前記電荷蓄積部の電位が印加される第1のドライバーゲートと、この第1のドライバーゲートと接地端子の間に直列に接続された電流源と、前記第1のドライバーゲートと電源端子の間に直列に接続される電源開閉用スイッチゲートと、一端が電源端子に他端が前記共通出カラインに接続され、前記第1のドライバーゲートと前記電流源との接続点の電圧が印加される第2のドライバーゲートを有し前記電荷蓄積部の電荷を検出する電荷検出部

を備え、前記シフトレジスタが発生する所定の制御パルスに基づいて、対応する感光画素が発生する倡号電荷の 積分量およびこの積分量の零基準レベルを検出し、これ らの検出値を電圧に変換して前記共通出力ラインに選択 的に送出することを特徴とする固体撮像装置。

【請求項2】前記共通出カラインに1つの負荷電流源が接続されて、半導体基板上に同時に集積化されていることを特徴とする請求項1記載の固体撮像装置。

【発明の詳細な説明】

〔発明の目的〕

(産業上の利用分野)

本発明は固体撮像装置に関する。

(従来の技術)

従来のリニアイメージセンサとしては、CCDリニアイメージセンサ、あるいはアモルファスシリコンを用いた密 着型イメージセンサが使用されている。

(発明が解決しようとする課題)

上述のCCDセンサの場合は、一般にCCDアナログシフトレジスタを用いて信号の読出しを行っているため製造工程が複雑であり、安価ではないという問題点とともにアモルファスセンサに比べて駆動電圧が高いという問題点があった。

一方、アモルファスシリコンを用いた密着型イメージセンサの場合は、出力が光電流という形で得られるため、 適当な積分器を外づけにする必要があるとともに充分な S/N比が得られないという問題点があった。

本発明は上記問題点を考慮してなされたものであって、 製造工程が簡単で、充分なS/N比を得ることのできる固体撮像装置を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明による固体撮像装置は、入射光量に応じた信号電荷を発生する複数の感光画素と、外部から入力されるパルスに基づいて所定の制御パルスを発生するシフトレジスタと、前記複数の感光画素の各々に対応して設けられる複数の電荷電圧変換手段と、前記複数の電荷電圧変換手段の出力を統合して外部に出力する共通出力ラインとを半導体基板上に集積化してなり、

前記電荷電圧変換手段は、前記シフトレジスタが発生する所定の制御パルスに基づいて、対応する感光画素が発生する信号電荷の積分量およびこの積分量の零基準レベルを検出し、これらの検出値を電圧に変換して前記共通出カラインに選択的に送出することを特徴とする。

(作用)

このように構成された本発明による固体撮像装置によれば、信号電荷の読み出しが所定の制御パルスに基づいて行われるため、従来のCCDセンサとは異なり、例えば多層ポリシリコンの形成が不必要となって製造工程が簡単となる。また、信号電荷の積分量およびこの積分量の零基準レベルが電荷電圧変換手段によって検出され、対応する電圧値に変換されて共通出カラインを介して外部に選択的に出力される。これにより、例えば相関二重サンプリング等の処理が可能となり充分なS/N比を得ること

ができる。

(実施例)

図面を用いて本発明の実施例を説明する。第1図において、符号1は半導体基板であり、この半導体基板1にシフトレジスタ2、感光画素PE1, ……PEn、電荷電圧変換手段A1, ……An、電流源4、および共通出カライン5が集積化されている。また、半導体基板1には端子8a,8b,8c,8d,8e,8f,および8gが設けられている。シフトレジスタ2に外部から端子8aおよび8bを介してそれぞれ駆動パルスφ1およびφ2が定常的に印加される。更に端子8cを介してスタートパルスφ*がシフトレジスタ2に外部がシフトレジスタ2に外部がシフトレジスタ2に外部がシフトレジスタ2に印加され、端子8dを介して直流電圧(例えば5V)がシフトレジスタ2および電荷電圧変換手段A1, ……Anに印加される。また、端子8eを介して入力されるリセットパルスφRは電荷電圧変換手段A1, ……Anに印加される。なお端子8fは接地端子である。

一方シフトレジスタ 2 は、駆動パルス ϕ 1、 ϕ 2 および スタートパルス ϕ * に基づいて、制御パルス ϕ s i、 ϕ B i ($i=1,\cdots$ n) を発生し、電荷電圧変換手段 A_i に送出する。このように駆動パルス ϕ 1、 ϕ 2 およびスタートパルス ϕ * に基づいて制御パルス ϕ s i、 ϕ B i ($i=1,\cdots$ …n) を発生するシフトレジスタ 2 の一具体例を第5 図に示す。第5 図において、シフトレジスタ 2 はスタート回路 SR Oと、 n 個の制御パルス発生回路 SR 1、…… SR n からなっている。スタート回路 SR Oは第5 図に示すように 4 個の MOS トランジスタ (以下、単にトランジスタともいう) M O 1、…… M O 2 ともいう) M O 1、…… M O 2 ともいう) M O 1、…… M O 2 ともいう) M O 2 に示すように 8 個の M O 3 とり O 3 に示すように 8 個の M O 3 とり O 3 に示すように 8 個の M O 3 とり O 3 に示すように 8 個の M O 3 とり O 3 に示すように 8 個の M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O 3 に M O

なお、第5図においては、制御パルス発生回路SR2の4個のMOSトランジスタM25, M26, M27, M28と容量C22は省略してある。

次に、スタート回路SROと制御パルス発生回路SRiの動作を第6図を用いて説明する。

第6図に示す駆動パルス ϕ_1 . ϕ_2 がシフトレジス ϕ_2 に印加されているときに時刻 t_1 においてス ϕ_1 においてスタートパルス ϕ_2 が印加された場合を考える。スタート回路SR ϕ_1 のMOSトランジス ϕ_1 ののでは第1図に示す端子8dを介して ϕ_2 の直流電圧が印加されている。時刻 ϕ_3 においてのが一トにスタートパルス ϕ_3 が印加されると、トランジス ϕ_1 のドレイン側の点aの電位 ϕ_3 は低レベルから上昇して ϕ_3 といっての影響によっての電位 ϕ_3 は5 ϕ_4 においてスタートパルス ϕ_3 のレベルがら低レベルになって容量 ϕ_3 になっている。この電位 ϕ_3 は ϕ_4 とがいている。この状態は、時刻 ϕ_4 とのレベルが低レベルのため点りの電位 ϕ_4 とのレベルが低レベルのため点りの電位 ϕ_4 とのレベルが低から高になるまで続く。

時刻t4において駆動パルス ϕ_2 のレベルが低から高になると点 ϕ_b は上昇し、したがって昇圧作用によって点 ϕ_b の電位 ϕ_b は上昇して第 ϕ_b の間に示すように5 ψ 以上のある値になる。そしてこの状態は時刻t5まで続く。時刻t5になると駆動パルス ϕ_b のレベルが高から低になるから点 ϕ_b も高から低になり、したがって点 ϕ_b の電位 ϕ_b も高から低いなり、したがって点 ϕ_b の電位 ϕ_b も高から低いなり、したがって点

一方、制御パルス発生回路SR1のトランジスタM11のソー ス側には第1図に示す端子8dを介して5Vの直流電圧が印 加されており、トランジスタM11のゲートに電位φ_bが 印加されているから、スタート回路SROの点aの電位φ aの場合と同様にトランジスタM11のドレイン側の点c の電位φcも時刻t4において低レベルから5V以下のある 値に上昇する。そして、この状態は、トランジスタM12 のソース側に印加される駆動パルスφ1のレベルが低か ら高になる時刻t6まで続く。トランジスタM12のゲート に電位φcが印加されており、かつ時刻t6に駆動パルス φ 1 のレベルが低から高になるから点 d の電位φ d は上 昇する。したがって昇圧作用によって点Cの電位 ϕ_c も 上昇し、5V以上のある値になる。そしてこの状態は駆動 パルスφ₁のレベルが高から低になる時刻t7まで続く。 なお、時刻t6において電位φdが低レベルから高レベル に変化するから、この電位φdが印加されているスター ト回路SROのトランジスタMO3のゲートは、時刻t6におい て開き、点aの電位φaは低レベルとなる。

時刻 t_7 になると、駆動パルス ϕ_1 のレベルが高から低になるから、点dの電位 ϕ_d も高レベルから低レベルになり、したがって点cの電位 ϕ_c も5V以上のある値から5V以下のある値に低下する。

一方、制御パルス発生回路SR1のトランジスタM15のソース側には第1図に示す端子8dを介して5Vの直流電圧が印加されており、トランジスタM15のゲートに電位申 aが印加されているから、トランジスタM15のドレイン側の点eの電位申 e は時刻t6において低レベルから5V以タのある値に上昇する。そしてこの状態は、トランジスタM16のゲートに電位申 e が印加される駆動パルス申2のレベルが低から高になる時刻t8まで続く。トランジスタM16のゲートに電位申 e が印加されており、かつ時刻t8に駆動パルス申2のレベルが低から高になるから、点fの電位中は上昇する。したがって昇圧作用によって点eの電位申も上昇し、5V以上のある値になる時刻t9まで続すがルス申2のレベルが高から低になる時刻t9まで続く

なお時刻 t_8 において点 f の電位 ϕ_f のレベルが低から高になるから、この電位 ϕ_f が印加されているトランジスタ M_13 のゲートは、時刻 t_8 において開き、点 c の電位 ϕ_c は低レベルとなる。そして電位 ϕ_c および ϕ_f がそれぞれ制御パルス ϕ_{S1} および ϕ_{B1} として制御パルス発生回路 SR_1 から取出され、電荷電圧変換手段 A_1 に送出され

る。

なお、制御パルス発生回路SR1から制御パルス発生回路のトランジスタ M_{21} のゲートに電位 ϕ_f が印加され、制御パルス発生回路SR1の場合と同様に制御パルス発生回路SR2から制御パルス ϕ_{S2} および ϕ_{B2} が取出され、電荷電圧手段 A_2 に送出される。このようなことが順次繰り返されることにより制御パルス発生回路SR $_i$ ($i=1,\dots$ n)から制御パルス ϕ_{Si} および ϕ_{Bi} が取出され、電荷電圧変換手段 A_i に送出される。なお、制御パルス ϕ_{Si} は第6図に示すように3値パルスとなっており、その最高レベルが電源電圧(5V)よりも高い。

再び第1図において、電荷電圧変換手段 A_i ($i=1,\cdots$ n)は、制御パルス ϕ_{Si} , ϕ_{Ri} および端子8eを介して印加されるリセットパルス ϕ_{Ri} に基づいて、感光画素 PE_i が発生する信号電荷の積分量、およびこの積分量の零基準レベルを検出し、これらの検出値を電圧に変換して共通出力ライン5に選択的に送出する。そして共通ライン5に選択的に送出された電荷電圧変換手段 A_i の出力 V_{out} は端子 B_g を介して外部に出力される。

このような電荷電圧変換手段Aiの一具体例を第2図に示す。符号11は感光画素(例えば、フォトダイオード)PEiにおいて発生した信号電荷を蓄積する容量を示し、符号12はリセットトランジスタを示す。符号14~19はMOSトランジスタ(以下、単にトランジスタという)を示し、符号20は電流源を示す。符号21はドライバーゲートを示し、符号24は昇圧用容量を示す。

そして、制御パルス ϕ_{S_i} は第2図に示すようにトランジスタ15および18のゲートに印加され、制御パルス ϕ_{B_i} はトランジスタ17のゲートに印加される。また、リセットパルス ϕ_{R_i} はトランジスタ16のソースに印加される。なお、フォトダイオード PE_i は、例えば第3図に示すようにn型半導体基板上にPウェルを形成し、このPウェルの表面にn領域およびP+領域を形成することによって構成される。

また、2つのn+領域がPウェルの表面に分離されて形成され、そのうちの1つのn+領域がn領域に接触している。このn+領域と、上記2つのn+領域の間に形成される電極とによってリセットトランジスタ12が構成される。第2図に示す電荷電圧変換手段 A_i の動作を第4図を用いて説明する。第4図に示すリセットパルス ϕ Rおよび制御パルス ϕ Si. ϕ Biが電荷電圧変換手段 A_i に印加されるものとする。なお、制御パルス ϕ Si. ϕ Biはシフトレジスタのスタートパルス ϕ *の周期と同一の周期で繰り返し発生していることに注意しておく。

トランジスタ14のソースおよびゲートに第1図に示す端子8dを介して5Vの直流電圧が印加されている(第2図参照)。そして時刻 T_1 において、制御パルス ϕ_{S_1} がトランジスタ15のゲートに印加されると、第2図に示す点 α の電位 ϕ_{α} は低レベルから若干上昇し、ある所定のレベルになる(第4図参照)。時刻 T_2 において制御パルス ϕ_{S_1}

のレベルが高になるので電位 ϕ_{α} は待機レベルになる。そして時刻 T_3 になるとリセットパルス ϕ_{R} のレベルが低から高になるから、昇圧作用によって点 α の電位 ϕ_{α} も上昇し、ある所定のレベル(以下、このレベルをリセットレベルという)になる。次に時刻 T_4 になるとリセットパルス ϕ_{R} のレベルが高から低になるから電位 ϕ_{α} は再び待機レベルになる。そしてこの待機レベルは時刻 T_5 まで続く。

このようにリセットトランジスタ12のゲートに印加されるパルス ϕ RSi (= ϕ α) は4値パルスとなる。そしてパルス ϕ RSi が待機レベルである期間中、容量11はリセットトランジスタ12によってリセットされずに信号電荷を保持している。容量11は、パルス ϕ RSi がリセットレベルになる時刻T3にリセットされる。そして、このリセット状態は時刻T4まで続く。その後フォトダイオードPEiからの信号電荷が容量11に蓄積されるにつれて第2図に示す点 ϕ 0電位 ϕ ϕ 0 は低下していく。

制御パルスøsiのレベルが最高レベルになっているとき (時刻T2からT5まで) ソースフォロワ回路としてトラン ジスタ19が活性化する。パルスφRSiのレベルが待機レ ベルで、かつ制御パルス ϕ_{si} のレベルが最大レベルであ る期間(時刻T2からT3まで)では、前回のリセット動作 後から時刻「2までに容量11に蓄積された信号電荷の量に 対応する電位φγがソースフォロア回路で検出される。 そして、パルス ØRSiのレベルがリセットレベルで、か つ制御パルスφsiのレベルが最大レベルである時間(時 刻 T_3 から T_4 まで)では、容量11の電位 ϕ β はリセットさ 制御パルスφsiのレベルが最大レベルである期間(時刻 T4からT5まで)では、リセット後フォトダイオードPEi から信号電荷が流入を開始する時の、信号電荷がほとん ど無い状態の容量11の電位が検出される。このときのレ ベルを信号電荷の零基準とみなすことができる。

そして、検出された電位 ϕ_{γ} はドライバーゲート21によって増幅されて共通出カライン5に送出される。なお、制御パルス ϕ_{Si} がトランジスタ18のゲートに印加される前は点 γ の電位 ϕ_{γ} がドライ

パーゲート21に印加されているため、共通出カライン5 は点 γ の電位の影響を受けない。また、電荷電圧変換手 RA_i の点 γ の電位 dot_{γ} が零でないとき、すなわち制御パルス dot_{si} が低レベルでないとき、他の $\mathrm{n-1}$ 個の電荷 圧変換手 RA_i ($\mathrm{j}\neq\mathrm{i}$) に印加される制御パルス dot_{sj} のレベルは低レベルとなっているため、他の $\mathrm{n-1}$ 個の電荷電圧変換手 RA_i の出力は遮断されることになる。したがって共通出カライン5において選択的に電位、すなわち信号電荷の読み出しが可能となる。


以上により本実施例によれば、信号電荷の読み出しが所定の制御パルスに基づいて行われるため、従来のCCDセンサとは異なり、例えば多層ポリシリコンの形成が不要となって製造工程が簡単となる。また、信号電荷の積分量およびこの積分量の零基準レベルが電圧値に変換されて共通出カライン5を介して外部に選択的に出力されることにより、例えば相関二重サンプリング等の処理が可能となり、充分なS/N比を得ることができる。更に5Vという低電圧によって駆動することができる。

〔発明の効果〕

以上述べたように本発明の固体撮像装置によれば、製造 工程が簡単であって、かつ充分なS/N比を得ることがで きる。

【図面の簡単な説明】

第1図は本発明による固体撮像装置の実施例を示すブロック図、第2図は本発明の固体撮像装置にかかる電荷電圧変換手段の構成を示す回路図、第3図は本発明の固体撮像装置にかかる感光画素の構造を示す図、第4図は第2図に示す電荷電圧変換手段の動作を説明するタイミングチャート、第5図は本発明の固体撮像装置にかかるシフトレジスタの構成を示す回路図、第6図は第5図に示すシフトレジスタの動作を説明するタイミングチャートである。



【第3図】

